Folgende leicht kryptische Anzeige konnte man vergangenes Wochenende dem Stellenangebots-Teil der Süddeutschen Zeitung entnehmen. Vielleicht will sich einer von euch ja bewerben um den Posten eines
“IC-Backend-Designer (m/w)”
Als Experte für ‘sub-micron Chip Assembly’ arbeiten Sie an Floorplanning, Place & Route, Timing-Extraction & Closue, Signal Integrity und LVS/DRC. Unsere IC-Designs werden in CMOS-Prozessen verschiedener Foundries mit Minimum Feature Sizes von Zur Zeit 0,18µm bis 90nm gefertigt. Typischerweise beinhalten unsere Designs digitale und analoge Funktionsblöcke. Die Integration erfolgt in Zusammenarbeit mit den verschiedenen In-House-Design-Teams, unterstützt von unserem Backend-Team in den USA. Nach erfolgreichem Studium (Elektrotechnik, Informatik, Physik) haben Sie im SOC-Layout-Bereich mehere Deep-Submicron-Projekte erfolgreich durchgeführt und dabei Erfahrungen mit einem Standard-Tool-Flow, idealerweise einem Timing-Driven-Ansatz, gesammelt. BE-Tools von Magma und Synopsys sind Ihnen vertraut. Eine Pioniersituation ermöglicht Ihnen eigenständiges Arbeiten und eröffnet weit reichende Perspektiven. Unser Umfeld beinhaltet englischsprachige Kommunikation und Auslandsreisen.”
Den letzten Satz hätten sie sich meiner Meinung auch sparen können …
Anglizismen sucken!