{"id":99,"date":"2005-10-24T09:13:51","date_gmt":"2005-10-24T07:13:51","guid":{"rendered":"http:\/\/oelna.de\/blog\/?p=99"},"modified":"2008-03-31T17:02:53","modified_gmt":"2008-03-31T15:02:53","slug":"anglizismen-sucken","status":"publish","type":"post","link":"https:\/\/oelna.de\/blog\/99","title":{"rendered":"Anglizismen sucken!"},"content":{"rendered":"<p>Folgende leicht kryptische Anzeige konnte man vergangenes Wochenende dem Stellenangebots-Teil der S\u00fcddeutschen Zeitung entnehmen. Vielleicht will sich einer von euch ja bewerben um den Posten eines<\/p>\n<p>&#8220;IC-Backend-Designer (m\/w)&#8221;<\/p>\n<p>Als Experte f\u00fcr &#8216;sub-micron Chip Assembly&#8217; arbeiten Sie an Floorplanning, Place &#038; Route, Timing-Extraction &#038; Closue, Signal Integrity und LVS\/DRC. Unsere IC-Designs werden in CMOS-Prozessen verschiedener Foundries mit Minimum Feature Sizes von Zur Zeit 0,18\u00b5m bis 90nm gefertigt. Typischerweise beinhalten unsere Designs digitale und analoge Funktionsbl\u00f6cke. Die Integration erfolgt in Zusammenarbeit mit den verschiedenen In-House-Design-Teams, unterst\u00fctzt von unserem Backend-Team in den USA. Nach erfolgreichem Studium (Elektrotechnik, Informatik, Physik) haben Sie im SOC-Layout-Bereich mehere Deep-Submicron-Projekte erfolgreich durchgef\u00fchrt und dabei Erfahrungen mit einem Standard-Tool-Flow, idealerweise einem Timing-Driven-Ansatz, gesammelt. BE-Tools von Magma und Synopsys sind Ihnen vertraut. Eine Pioniersituation erm\u00f6glicht Ihnen eigenst\u00e4ndiges Arbeiten und er\u00f6ffnet weit reichende Perspektiven. Unser Umfeld beinhaltet englischsprachige Kommunikation und Auslandsreisen.&#8221;<\/p>\n<p>Den letzten Satz h\u00e4tten sie sich meiner Meinung auch sparen k\u00f6nnen &#8230;<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Folgende leicht kryptische Anzeige konnte man vergangenes Wochenende dem Stellenangebots-Teil der S\u00fcddeutschen Zeitung entnehmen. Vielleicht will sich einer von euch ja bewerben um den Posten eines &#8220;IC-Backend-Designer (m\/w)&#8221; Als Experte f\u00fcr &#8216;sub-micron Chip Assembly&#8217; arbeiten Sie an Floorplanning, Place &#038; Route, Timing-Extraction &#038; Closue, Signal Integrity und LVS\/DRC. Unsere IC-Designs werden in CMOS-Prozessen verschiedener Foundries [&hellip;]<\/p>\n","protected":false},"author":9,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"activitypub_content_warning":"","activitypub_content_visibility":"","activitypub_max_image_attachments":4,"activitypub_interaction_policy_quote":"anyone","activitypub_status":"","footnotes":""},"categories":[2,1],"tags":[57,296,343,126,143,236],"class_list":["post-99","post","type-post","status-publish","format-standard","hentry","category-deutsch","category-general","tag-arbeit","tag-sprache","tag-englisch","tag-koaler","tag-nonsense","tag-review"],"_links":{"self":[{"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/posts\/99","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/users\/9"}],"replies":[{"embeddable":true,"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/comments?post=99"}],"version-history":[{"count":0,"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/posts\/99\/revisions"}],"wp:attachment":[{"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/media?parent=99"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/categories?post=99"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/oelna.de\/blog\/wp-json\/wp\/v2\/tags?post=99"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}